中文
EN
当前位置:
立即询价
pdf下载
正在供货
微信
QQ
在线产品描述:
CD40117B是一个双4位终结器，可通过选通和数据控制位进行编程，以用作上拉或下拉电阻。CD40117B还可以编程为在与三态逻辑一起使用时或在掉电条件下用作锁存器，以终止任何打开或未使用的CMOS逻辑。当该器件用于替代上拉或下拉电阻时，可以实现相当大的功耗和电路板空间的节省。当选通脉冲处于逻辑"1"状态时，如果数据输入是逻辑"1"，则终止器用作上拉电阻，如果数据输入是逻辑"0"，则终止器用作下拉电阻。
当选通脉冲处于逻辑"0"状态时，终结器执行锁存功能，即，它跟随总线的变化状态。如果总线进入HIGH-Z状态或进入掉电状态，则锁存的终结器保留总线在切换到HIGH-Z或POWER-DOWN状态之前所携带的数据("1"或"0")。如果并且当总线从高Z状态改变到与锁存器存储的状态相反的状态时，总线将覆盖锁存器，并且终结器将在总线上反映该状态。为锁存中的逆变器选择的小几何图形允许此覆盖模式。当检查其最后状态由终结器保存的数据总线时，应使用与其输入电容可能使小锁存器跳闸的探头串联的电阻器。电阻应超过锁存器的输出阻抗，即在VDD=10V时，R应为>；30K
每个部分中的选通脉冲和数据输入可以并行，从而允许将此设备用作8位总线终结器。
CD40117B型采用14引线双列直插式塑料包装(E后缀)、14引线小轮廓包装 (M、MT、M96和NSR后缀)和14引线超薄收缩小外形封装(PW和PWR后缀)。产品特性:
- 一个标准“B”输出将驱动8个终端电路。
- 将终止具有多达40个B系列输入或3状态输出的CMOS数据总线，连接在VDD为5v
- 输入端子，受标准“B”系列ESD保护网络保护。
- 保留最终逻辑状态。
- 开关后输出比带电阻时更接近VDD或VSS轨。
- 只需要一个焊料连接。
- 不使用开路终端不会影响性能。
- 可以连接到任意CMOS I/O线。
- 仅在逻辑状态发生变化时提取电流。
- 可预设。
- Applications
- 错误状态标识。
- 替代上拉或下拉电阻
- 避免模块化系统中的浮动输入
- 使晶体管(滞后)更锐利
- 防弹跳电路
不推荐用于新设计
Bits(#)4
供电电压(Min)(V)3
供电电压(Max)(V)18
370791121
2119841551