XIO2213BZAY

产品描述:

TI XIO2213B是一个PCIe到PCI的转换桥，其中的PCI总线接口是 通过3端口1394b PHY内部连接到1394b开放式主机控制器/链路层控制器。 PCIe到PCI转换桥与PCI Express到PCI/PCI-X桥完全兼容 规范，修订版1.0。此外，该桥接器还支持标准的PCI到PCI桥接器编程 模特。1394b uchI控制器功能与IEEE标准1394b和最新版本完全兼容 1394开放式主机控制器接口(UchI)规范。

XIO2213B同时支持最多四个提交的写入事务，四个 未过帐的交易，以及在任何时候每个方向都有四个待完成的交易。 每个投递的写入数据队列和完成数据队列可以存储高达8K字节的数据。这个 未投递的数据队列最多可以存储128个字节的数据。

PCIE接口支持1×1链路在全250Mbit/S分组吞吐量下运行 每个方向同时进行。此外，网桥还支持高级错误报告功能 包括在PCI Express基本规范1.1版中定义的ECRC。补充 需要固件或软件才能充分利用这两个功能。

实现了健壮的流水线体系结构以最小化系统延迟。如果奇偶校验 检测到错误，上行和下行均支持数据包中毒 操作。

PCIe电源管理(PM)功能包括活动状态链路PM、PME机制和 所有传统的PCID状态。如果启用了活动状态链路PM，则该链路会自动保存 空闲时使用L0S和L1状态供电。PM活动状态NAK、PM PME和PME到确认消息 是受支持的。该桥接器符合最新的PCI总线电源管理规范， 提供多种低功耗模式，使主机电源系统能够进一步降低功耗 消耗

八个通用输入和输出(GPIO)，通过访问 PCIe配置空间，允许进一步的系统控制和自定义。

提供深度FIFO来缓冲1394数据，并适应较大的主机总线延迟。 该设备为SBP-2提供物理写入投递和高度调整的物理数据路径 性能。该设备能够在PCIe总线和1394总线之间传输数据 100M比特/S、200M比特/S、400M比特/S、800M比特/S。该设备提供三个1394端口， 分离电缆偏置(TPBIAS)。

按照1394开放式主机控制器接口(UchI)规范的要求，内部 控制寄存器是内存映射的且不可预取。访问此配置标头 通过PCIe指定的配置周期，并提供即插即用(PnP) 兼容性。

PHY提供数字和模拟收发器功能，以实现 基于电缆的1394网络中的3端口节点。每个电缆端口包含两条差分线路 无线电收发机。收发信机包括用于根据需要监视线路状况的电路 确定连接状态、用于初始化和仲裁以及用于分组接收和 变速箱。提供一个可选的外部2线串行EEPROM接口，用于加载全局 1394交换矩阵的唯一ID。

XIO2213B需要外部98.304兆赫晶体振荡器才能生成参考 钟。外部时钟驱动内部锁相环(PLL)，该锁相环产生所需的 参考信号。该参考信号提供控制传输的时钟信号 出站编码信息。断电(PD)功能，通过断言PD启用 端子高电平，停止PLL操作。要通过电缆端口传输的数据比特是 内部锁存、串联组合、编码并在98.304、196.608、393.216上传输， 491.52或983.04 Mbit/S(分别称为S100、S200、S400、S400B或S800速率)为 出站信息流。

为确保XIO2213B符合IEEE标准1394B-2002，BMODE终端必须 断言。BMODE终端不选择电缆接口操作模式。BMODE精选 内部PHY段/LLC段接口操作模式并影响仲裁模式 在有线电视上。在正常操作期间，必须将BMODE拉高。

使用三个封装端子作为输入，以设置三个 自ID数据包中的配置状态位。它们可以通过1-kΩ电阻器被拉高 硬件接线低是设备设计的一项功能。PC0、PC1和PC2端子表示 节点的默认电源级别状态(需要电缆供电或供电能力 电缆通电)。PHY寄存器组中的竞争者位表示该节点是 同步资源管理器(IRM)或总线管理器(BM)的竞争者。论 XIO2213B，此位只能通过写入PHY寄存器设置来设置。如果节点要成为 IRM或BM的竞争者，节点软件必须在PHY寄存器中设置此位 设置。

产品特性: