AM2634COKFHMZCZRQ1

处理器内核：

• 单核、双核和四核 Arm Cortex-R5F MCU，每个内核运行频率高达 400 MHz
  • 16KB 指令缓存，每个 CPU 内核具有 64 位 ECC
  • 16KB 数据缓存，每个 CPU 内核具有 32 位 ECC
  • 64KB 紧耦合存储器 (TCM)，每个 CPU 内核具有 32 位 ECC
  • 支持锁步或双核模式的集群

存储器子系统：

• 2MB 片上 RAM (OCSRAM)
  • 4 组 x 512KB
  • ECC 错误保护
  • 内部 DMA 引擎支持

片上系统 (SoC) 服务和架构：

• 1 个 EDMA，支持数据移动功能
• 支持从以下接口启动器件：
  • UART（主/备）
  • QSPI NOR 闪存 (4S/1S)（主）
• 处理器间通信模块
  • 用于同步多核上运行的进程的自旋锁模块
  • 通过 CTRLMMR 寄存器实现的 MAILBOX 功能
• 通过时间同步和比较事件中断路由器支持中央平台时间同步 (CPTS)

媒体和数据存储：

• 1 个 4 位多媒体卡/安全数字 (MMC/SD) 接口
• 通用存储器控制器 (GPMC)
  • 16 位并行数据总线和 22 位地址总线
  • 高达 4MB 可寻址存储器空间
  • 支持错误检查的集成错误定位模块 (ELM)

通用连接：

• 6 个通用异步接收器/发送器 (UART)
• 5 个串行外设接口 (SPI) 控制器
• 5 个本地互联网络 (LIN) 端口
• 4 个内部集成电路 (I2C) 端口
• 4 个支持 CAN-FD 的模块化控制器局域网 (MCAN) 模块
• 1 个四线串行外设接口 (QSPI)
• 4 个快速串行接口发送器 (FSITX)
• 4 个快速串行接口接收器 (FSIRX)
• 多达 140 个通用 I/O (GPIO) 引脚

传感和驱动：

• 实时控制子系统 (CONTROLSS)
• 灵活的输入/输出交叉开关 (XBAR)
• 5 个 12 位模数转换器 (ADC)
  • 6 输入 SAR ADC，高达 4MSPS
    • 6 个单端通道或
    • 3 个差分通道
  • 高度可配置的 ADC 数字逻辑
    • XBAR 转换启动 (SOC) 触发
    • 用户定义的采样保持 (S+H)
    • 灵活的后处理块 (PPB)
• 带 A 类可编程 DAC 基准的 10 个模拟比较器 (CMPSSA)
• 带 B 类可编程 DAC 基准的 10 个模拟比较器 (CMPSSB)
• 1 个 12 位数模转换器 (DAC)
• 32 个脉宽调制 (EPWM) 模块
  • 单或双 PWM 通道
  • PWM 配置
  • 扩展的 HRPWM 时间分辨率
• 10 个增强型捕获 (ECAP) 模块
• 3 个增强型正交编码器脉冲 (EQEP) 模块
• 2 个 4 通道 Σ-Δ 滤波器模块 (SDFM)
• 额外的信号多路复用交叉开关 (XBAR)

工业连接：

• 可编程实时单元 (PRU-SS) 和 PRU 工业通信子系统 (PRU-ICSS)
  • 双核可编程实时单元子系统 (PRU0/PRU1)
    • 确定性硬件
    • 动态固件
  • 每个 PRU 具有 20 通道增强型输入 (eGPI)
  • 每个 PRU 具有 20 通道增强型输出 (eGPO)
  • 嵌入式外设和存储器
    • 1 个 UART、1 个 ECAP
    • 1 个 MDIO、1 个 IEP
    • 1 个 32KB 共享通用 RAM
    • 2 个 8KB 共享数据 RAM
    • 每个 PRU 1 个 12KB IRAM
    • 暂存器 (SPAD)、MAC/CRC
  • 数字编码器和 Σ-Δ 控制环路
  • PRU-ICSS 支持工业协议，包括：
    • EtherCAT、Ethernet/IP™、
    • PROFINET、IO-Link，可供订购
  • 专用中断控制器 (INTC)
  • 动态 CONTROLSS XBAR 集成

高速接口：

• 支持两个外部端口的集成以太网交换机
  • RMII (10/100) 或 RGMII (10/100/1000)
  • IEEE 1588（2008 附件 D、E 和 F）及 802.1AS PTP
  • 第 45 条 MDIO PHY 管理规范
  • 512 个基于 ALE 引擎的数据包分类器
  • 基于优先级的流量控制，数据包大小高达 2KB
  • 四个 CPU 硬件中断节奏
  • 硬件中的 IP/UDP/TCP 校验和卸载

安全性：

• 支持 Auto SHE 1.1/EVITA 的硬件安全模块 (HSM)
• 安全启动支持
  • 器件接管保护
  • 硬件强制可信根
  • 经认证的引导
  • 软件防回滚保护
• 调试安全
  • 仅在通过正确的身份验证后才能安全调试器件
  • 能够禁用器件调试功能
• 器件 ID 和密钥管理
  • 支持 OTP 存储器 (FUSEROM)
    • 存储根密钥和其他安全字段
  • 独立的 EFUSE 控制器和 FUSE ROM
  • 公共设备标识符 (UID)
• 存储器保护单元 (MPU)
  • 每个 Cortex®-R5F 内核具有专用的 Arm® MPU
  • 系统 MPU - 出现在 SoC 中的各种接口上（MPU 或防火墙）
  • 8-16 个可编程区域
    • 启用/特权 ID
    • 起始/结束地址
    • 读取/写入/可缓存
    • 安全/非安全
• 加解密加速
  • 支持 DMA 的加解密内核
  • AES - 128/192/256 位密钥大小
  • SHA2 - 256/384/512 位支持
  • 带有伪真随机数生成器的 DRBG
  • 可在 RSA/ECC 处理中提供帮助的 PKA（公钥加速器）

功能安全：

• 支持设计具有功能安全要求的系统
  • 具有指定 SAFETY_ERRORn 引脚的错误信令模块 (ESM)
  • 计算临界存储器具有 ECC 或奇偶校验
  • CPU 和片上 RAM 的内置自检 (BIST) 和故障注入
  • 运行时内部诊断模块，包括电压、温度和时钟监控，窗口式看门狗计时器，用于存储器完整性检查的 CRC 引擎
• 以符合功能安全标准为目标 [工业]
  • 专为功能安全应用开发
  • 可提供用于 IEC 61508 功能安全系统设计的文档
  • 以系统能力达到 SIL-3 级为目标
  • 以硬件完整性达到 SIL-3 级为目标
  • 安全相关认证
    • 计划通过 IEC 61508 认证
• 以符合功能安全标准为目标 [汽车]
  • 专为功能安全应用开发
  • 可提供用于 ISO 26262 功能安全系统设计的文档
  • 以系统功能达到 ASIL-D 级为目标
  • 以硬件完整性达到 ASIL-D 级为目标
  • 安全相关认证
    • 计划通过 ISO 26262 认证

技术/封装：

• 符合面向汽车应用的 AEC-Q100 标准
• 45nm 技术
• ZCZ 封装
  • 324 引脚 NFBGA
  • 15.0mm x 15.0mm
  • 0.8 mm 间距